Lehrstuhl Hardware-nahe Technische Informatik

Themen für Abschlussarbeiten

Hardware-Implementierung von virtuellem Speicher für FPGAs zum Einsatz in Datenbanksystemen mit heterogener Hardware
Im Rahmen dieser Arbeit wird der Einsatz von virtuellem Speicher für FPGAs untersucht. Ein vorhandenes Beschleunigersystem wird in verschiedenen Techniken (Hardwarentwurf mit VHDL, Systemprogrammierung in C) erweitert, um den Managementaufwand für den Host-Server zu reduzieren und den auf der FPGA-Beschleunigerkarte vorhandenen physikalischen Speicher effizienter zu nutzen.

Hardware-Implementierung von Embedded Vision-Algorithmen
Entwicklung von Embedded Vision Algorithmen und FPGA-basierte Hardware-Implementierung. Erforderliche Kenntnisse: C, High-level-Synthese, Bildverarbeitung, FPGA-Programmierung hilfreich

3D-Vermessungs-Komponenten
in Zusammenarbeit mit INB, siehe Externer Link

Approximate Computing in CT image reconstruction
In the context of this thesis, the use of Approximate Computing on Heterogeneous Architectures is investigated. Real-time Computed Tomography reconstruction algorithms are the target application. The student can select an accelerator architecture, such as GPUs, Tensor Cores, FPGAs, for the enhancement of these algorithms.

Design-Space Exploration for configurable Network-on-Chip in Mixed-Criticality Systems
In the context of this thesis, configurable Network-on-Chip are investigated. The student contribute in the definition of a framework that generate the Hardware Design of an input application and workload from Mixed-Criticality Systems. The aim is to analyse the behavioral of the communication in the running system, during the mission time.

CT image reconstruction on MPSoC
In the context of this thesis, the use of MPSoC for Computed Thomography image reconstruction is investigated. Real-time Computed Tomography reconstruction algorithms are the target application. The student can select an accelerator architecture iside the MPSoC, such as GPUs, DSPs, AI Engines, FPGAs, for the enhancement of these algorithms. Multiple architecture can be choosen in a Hardware/Software Codesign solution.

A Linear Programming Model for Operator Mapping on FPGAs
In dieser Arbeit soll ein Lineares Programm erstellt und implementiert werden, mit Hilfe dessen Operatorgraphen auf ein FPGA abgebildet werden. Der Fokus liegt hier auf der mathematischen Modellierung der Problemstellung. Das Thema ist für Master- oder motivierte Bachelor-Studenten geeignet.

Latency Measures in Network-on-Chips
In dieser Arbeit sollen verschiedene Maße für die Qualität eines Network-on-Chips evaluiert und miteinander verglichen werden. Dazu sollen mittels eines NoC-Simulators aussagekräftige Beispiele erstellt und alternatie Messgrößen vorgeschlagenen werden. Das Thema ist für Master- oder motivierte Bachelor-Studenten geeignet.

Letzte Änderung: 21.09.2023 - Ansprechpartner: Webmaster