RAW Workshop 2026 Paper veröffentlicht
Wir freuen uns, bekannt geben zu dürfen, dass unser Beitrag mit dem Titel „A Lightweight Slow Control Interlock System Targeting the European GateMate™ FPGA“ in den „IEEE IPDPSW 2026 Proceedings“ veröffentlicht wurde.
In dieser Arbeit konzentrieren wir uns auf zwei zentrale Aspekte: unsere vorläufigen Ergebnisse zu einem FPGA-zentrierten, ressourcenschonenden Slow-Control-Interlock-System und unsere praktischen Erfahrungen bei der Portierung des Designs auf das GateMate™-FPGA der Cologne Chip AG. Dabei kam ein Open-Source-FPGA-Design-Flow zum Einsatz, der auf Yosys, nextpnr-himbaechel, GHDL und openFPGAloader basiert.
Dies war eine großartige Gelegenheit, den Reifegrad und das Potenzial einer Open-Source-Toolchain für eine europäische FPGA-Plattform zu erkunden.
Vielen Dank an meine Mitautoren Daniel Anders, Vitalii Burtsev, Daniele Passaretti, Christof Pfannenmüller und Fabian Lurz.